(9) BUNDESREPUBLIK
DEUTSCHLAND

# © Offenlegungsschrift DE 19841470 A1

(5) Int. CI.<sup>7</sup>: **G 11 C 29/00** 



DEUTSCHES
PATENT- UND
MARKENAMT

② Aktenzeichen:

198 41 470.6

② Anmeldetag:

10. 9. 1998

43 Offenlegungstag:

13. 4. 2000

### (7) Anmelder:

Siemens AG, 80333 München, DE

## ② Erfinder:

Herndl, Thomas, Dipl.-Ing., Biedermannsdorf, AT; Pfeil, Dirsko von, 82069 Hohenschäftlarn, DE


### (56) Entgegenhaltungen:

Mikroelektronische Speicher, v. D. Rhein u. H. Freitag, Springer-Verlag, 1992, Kap.7.4.2, S. 220-231;

#### Die folgenden Angaben sind den vom Anmelder eingereichten Unterlagen entnommen

Prüfungsantrag gem. § 44 PatG ist gestellt

- (5) Verfahren zur Fehlerprüfung eines Schreib-Lese-Speichers
- Ein Verfahren zur Fehlerprüfung eines Schreib-Lese-Speichers mit N Adressen, bei sequentiell und periodischem Schreiben und Lesen, bei welchem innerhalb eines Taktes (T4) ein Datenwort (D4<sub>alt</sub>) aus einer Adresse (3) gelesen und dazu ein Paritätsbit (P4ait) gebildet, und das Datenwort bearbeitet wird, zu dem bearbeiteten Datenwort (D4<sub>neu</sub>) ein Paritätsbit (P4<sub>neu</sub>) gebildet und gespeichert wird, und das neue Datenwort (D4neu) in dem darauffolgenden Takt (T5) nach Auslesen des Datenwortes (D5<sub>alt</sub>) aus der nächsthöheren Adresse (4) in diese Adresse geschrieben wird, N Takte darauf innerhalb eines Taktes (T<sub>N+a</sub>) das Datenwort (D4<sub>N, att</sub>) wiederum gelesen wird, zu diesem Datenwort (D4<sub>N, alt</sub>) ein Paritätsbit (P4<sub>N, alt</sub>) gebildet wird, das Paritätsbit (P4<sub>N, alt</sub>) mit dem vorhergehenden Paritätsbit (P4<sub>neu</sub>) dieses Datenwortes (D4) verglichen wird, das Datenwort (D4N, alt) bearbeitet wird, zu dem bearbeiteten Datenwort (D4<sub>N, neu</sub>) erneut ein Paritätsbit (P4<sub>N, neu</sub>) gebildet und gespeichert wird, und das neue, bearbeitete Datenwort (D4N, neu) nach Auslesen des Datenwortes (D5<sub>N, alt</sub>) aus der nächsthöheren Adresse (5) in diese Adresse geschrieben wird.



BEST AVAILABLE COPY

#### Beschreibung

Die Erfindung bezieht sich auf ein Verfahren zur Fehlerprüfung eines Schreih-Lese-Speichers mit N Adressen, in dem Datenwörter der Breite M gespeichert werden, wobei die Datenwörter sequentiell und periodisch in Verarbeitungsschritten aus dem Speicher gelesen, sodann bearbeitet und daraufhin wieder in den Speicher geschrieben werden, und die Datenwörter zur Fehlerprüfung mit Paritätsbits versehen werden.

Um Fehler innerhalb eines Schreib-Lese-Speichers, im folgenden kurz RAM bezeichnet, aufzufinden, wird in manchen Anwendungsfällen ein laufender Speichertest durchgeführt. Dabei wird für jedes einzelne RAM-Wort ein Redundanzbit, d. h. ein Paritätsbit bereitgestellt und mitgespeichert. Ergibt die Paritätsprüfung nach dem Auslesen einen anderen Wert als vor dem Speichern, so kann auf einen Fehler des Speicherplatzes geschlossen werden.

Insbesondere bei Anwendungen, die hinsichtlich Stromaufnahme und Bauvolumen kritisch sind, z.B. im Mobilfunkbereich, ist das bekannte Verfahren nachteilig, da zusätzlicher Speicherplatz benötigt wird, der die Chip-Fläche des RAM einerseits und die Verlustleistung des RAM andererseits vergrößert.

Eine Anwendung, von welcher die Erfindung ihren Ausgang nahm, sind digitale Filter, hier FTR-Filter, zur Echokompensation in Mobilfunk- und Satellitenfunkgeräten oder ähnlichen Systemen. Dabei liegen beispielsweise N PCM-Kanäle vor, und für jeden Kanal werden M Filterkoeffizienten benötigt, die im Sinne eines adaptiven Filters entsprechend den tatsächlich vorliegenden Echoverhältnissen ständig neu berechnet und wieder abgespeichert werden müssen. Zur Paritätsüberprüfung aller Speicherplätze sind demgemäß M\*N Paritätsbits erforderlich, in praktischen Anwendungsfällen z. B. 508 × 32 = 16 256 Paritätsbits. Dabei betragen die Abtastschritte beispielsweise 125 µs.

Eine Aufgabe der Erfindung liegt darin, eine laufende Überprüfung sämtlicher Speicherplätze bei Verringerung der für Paritätsbits erforderlichen Speicherplätze zu ermöglichen

Die gestellte Aufgabe wird, ausgehend von einem Verfahren der eingangs genannten Art, erfindungsgemäß dadurch erreicht, daß innerhalb eines Taktes ein Datenwort aus einer Adresse gelesen und zu diesem Datenwort ein Paritätsbit gebildet wird, das Datenwort bearbeitet wird, zu dem bearbei- 45 teten, neuen Datenwort ein Paritätsbit gebildet und gespeichert wird, und das neue Datenwort in dem darauffolgenden Takt nach Auslesen des Datenwortes aus der nächsthöheren Adresse in diese Adresse geschrieben wird, N Takte darauf innerhalb eines Taktes das Datenwort wiederum gelesen 50 wird, zu diesem Datenwort ein Paritätsbit gebildet wird, das Paritätsbit mit dem vorhergehenden Paritätsbit dieses Datenwortes verglichen wird, das Datenwort bearbeitet wird, zu dem bearbeiteten, neuen Datenwort erneut ein Paritätsbit gebildet und gespeichert wird, und das neue, bearbeitete Da- 55 tenwort nach Auslesen des Datenwortes aus der nächsthöheren Adresse in diese Adresse geschrieben wird.

Das erfindungsgemäße Verfahren bewirkt, daß die Datenwörter in dem RAM nicht mehr einer festen Adresse zugeordnet sind, sondem im Takt der Verarbeitungsschritte "im 60 Kreis wandern". Dies bedeutet aber, daß ein bestimmtes Datenwort innerhalb einer Periode N·N sämtliche N Adressen "besucht". Dadurch ist es möglich, die Parität lediglich eines einzigen der N Datenwörter zu überwachen, und dennoch sämtliche Adressen periodisch auf Fehler zu überprüfen, 65 ohne daß es notwendig wäre, bei jedem Verarbeitungsschritt auf jeder Adresse ein zusätzliches Paritätsbit mitzuspeichern.

Das Verfahren nach der Erfindung zeigt besondere Vorzüge, wenn die Datenwörter Filterkoeffizienten eines digitalen Filters für N Kanäle sind bzw. das digitale Filter ein adaptives FIR-Filter ist. Diese Anwendungsfälle sind nämlich zumindest in mobilen Endgeräten sehr energie- und raumkritisch.

Die Erfindung samt weiterer Vorteile ist im folgenden an Hand eines Ausführungsbeispiels unter Bezugnahme auf die Zeichnung näher erläutert. In der Zeichnung zeigen die Fig. 1a und 1b schematisiert den Ablauf des erfindungsgemäßen Verfahrens mit Bildung eines Paritätsbits jeweils im vierten Arbeitsschritt bzw. Takt.

In der Zeichnung ist schematisch ein Schreib-Lese-Speicher RAM dargestellt, in welchen zyklisch und linear Datenwörter D; eingeschrieben werden. In dem vorliegenden Anwendungsbeispiel handelt es sich bei den Datenwörtern um Filterkoeffizienten eines adaptiven FIR-Filters für N PCM-Kanäle in einem Mobilfunk- oder Satellitenfunk-Endgerät, wobei das Filter zur Echokompensation eingesetzt ist. Es ist als Transversalfilter ausgebildet und enthält eine Laufzeitkette mit z. B. 508 Ausgängen, so daß ein Empfangsweg-Signal mit einer z. B. jeweils 125 µs versetzten Laufzeit an jedem Ausgang ansteht. Jedes dieser Signale wird mit einem eigenen Koeffizienten – entsprechend einem Datenwort Di - multipliziert und in einem Akkumulator aufsummiert. Durch geeignete Wahl der Koeffizienten läßt sich jeder Endechoweg kompensieren, sofern die Laufzeit im vorliegenden Fall kleiner ist als  $508 \cdot 125 \,\mu s = 63.5 \,ms$ .

Die Koeffizienten = Datenwörter werden während jedes Taktes aus dem Speicher RAM gelesen, aktualisiert und neu berechnet und sodann wieder in den Speicher geschrieben.

In der oberen Hälfte der Zeichnung, nämlich in Fig. 1a, ist der Vorgang des Auslesens, Berechnens und Wiedereinschreibens für drei Takte T<sub>3</sub>, T<sub>4</sub>, T<sub>5</sub> von N Takten einer Periode gezeigt, in der rechten Hälfte der Zeichnung, nämlich in Fig. 1b, für drei Takte der folgenden Periode, d. h. für die Takte T<sub>N+3</sub>, T<sub>N+4</sub>, T<sub>N+5</sub>.

Zur Überprüfung des Speichers RAM auf Fehler wird eine Fehlerprüfung mit Paritätsbits verwendet, wobei die Besonderheit des Verfahrens nach der Erfindung darin liegt, daß lediglich ein einziges der N Datenwörter mit einem Paritätsbit versehen wird, und dennoch eine Überprüfung des Speichers RAM an sämtliche Adressen möglich ist, was nachstehend beschrieben wird.

Es wird nun der Takt T<sub>4</sub> betrachtet, in dem ein Datenwort D4<sub>alt</sub> aus der Adresse 3 gelesen und ein aktualisiertes, neu berechnetes Datenwort auf die Adresse 3 geschrieben wird. Zu dem Datenwort D4<sub>alt</sub> wird ein Paritätsbit P4<sub>alt</sub> gebildet, um mit einem Paritätsbit aus dem vorheigehenden Zyklus verglichen zu werden, was später erläutert wird.

Das ausgelesene Datenwort D4<sub>alt</sub> wird min bearbeitet, d. h. aktualisiert und neu berechnet – sofern erforderlich – und sodann wird zu dem neuen, bearbeiteten Datenwort D4<sub>neu</sub> ein Paritätsbit P4<sub>neu</sub> gebildet und abgespeichert. Im darauffolgenden Takt T<sub>5</sub> wird das neue Datenwort D4<sub>neu</sub> nach Auslesen des Datenwortes D5<sub>alt</sub> aus der nächsthöheren Adresse 4 in diese Adresse geschrieben. Es folgen die Lese-, Berechnungs- und Schreibvorgänge für die weiteren Takte T<sub>6</sub>, T<sub>7</sub>, usw., jedoch ohne Paritätsbitbildung, die nur in dem Takt T<sub>4</sub> vorgenommen wird.

N Takte später, d. h. nach genau einer Periode, wird innerhalb des vierten Taktes diese Periode, d. h. innerhalb des Taktes T<sub>n+4</sub>, das Datenwort D4<sub>N,alt</sub> wiederum gelesen, und es wird zu diesem Datenwort D4<sub>N,alt</sub> ein Paritätsbit P4<sub>N,alt</sub> gebildet. Dieses Paritätsbit P4<sub>N,alt</sub> wird nun mit dem eine Periode zuvor gebildeten Paritätsbit P4<sub>N,alt</sub> wird nun mit dem eine Periode zuvor gebildeten Paritätsbit P4<sub>N,alt</sub> wird nun mit dem eine Periode zuvor gebildeten Paritätsbit picht gleich, so kann auf einen Fehler im Speicher RAM geschlossen werden.

25

4

Nun wird das Datenwort  $D4_{N,alt}$  bearbeitet, und sodann wird zu dem neuen, bearbeiteten Datenwort  $D4_{N,neu}$  erneut ein Paritätsbit  $P4_{N,neu}$  gebildet und gespeichert. Das neue, bearbeitete Datenwort  $D4_{N,neu}$  wird nach Auslesen des Datenwortes  $D5_{N,alt}$  aus der nächsthöheren Adresse 5 in diese Adresse geschrieben.

Das abgespeicherte Paritätsbit P4<sub>N,neu</sub> wird im darauffolgenden, hier nicht mehr dargestellten Zyklus mit einem analog gebildeten Paritätsbit P42<sub>N,alt</sub> verglichen (Fig. 1b).

Es ist ersichtlich, daß in dem beschriebenen Verfahren alle Datenwörter in jedem Zyklus um eine Adresse weiterwandern, somit auch das Datenwort D4, an dem die Paritätsoperation vorgenommen wird. Die Fehlerprüfung des Speichers RAM erfolgt somit nicht in jedem Zyklus (Periode) N für alle Speicherplätze gemeinsam, sondern in jedem Zyklus (Periode) immer nur für einen Speicherplatz, doch werden auf diese Weise auch sämtliche Speicherplätze regelmäßig alle N·N Takte auf Fehler geprüft.

Das Verfahren nach der Erfindung ist am Beispiel eines adaptiven FIR-Filters erläutert worden, doch ist es klar, daß 20 dieses Verfahren für jeden Schreib-Lese-Speicher verwendet werden kann, in welchem Datenwörtern sequentiell und periodisch geschrieben bzw. aus diesem gelesen werden.

#### Patentansprüche

 Verfahren zur Fehlerprüfung eines Schreib-Lese-Speichers mit N Adressen, in dem Datenwörter der Breite M gespeichent werden, wobei die Datenwörter sequentiell und periodisch in Verarbeitungsschritten 30 aus dem Speicher gelesen, sodann bearbeitet und daraufhin wieder in den Speicher geschrieben werden, und die Datenwörter zur Fehlerprüfung mit Paritätsbits versehen werden, dadurch gekennzeichnet,

daß innerhalb eines Taktes (T4) ein Datenwort (D4<sub>alt</sub>) 35 aus einer Adresse (3) gelesen und zu diesem Datenwort ein Paritätsbit (P4<sub>alt</sub>) gebildet wird, das Datenwort bearbeitet wird,

zu dem bearbeiteten, neuen Datenwort (D4<sub>neu</sub>) ein Paritätsbit (P4<sub>neu</sub>) gebildet und gespeichert wird, und das neue Datenwort (D4<sub>neu</sub>) in dem darauffolgenden Takt (T5) nach Auslesen des Datenwortes (D5<sub>alt</sub>) aus der nächsthöheren Adresse (4) in diese Adresse geschrieben wird,

N Takte darauf innerhalb eines Taktes (T<sub>N+4</sub>) das Datenwort (D4<sub>N,ali</sub>) wiederum gelesen wird, zu diesem Datenwort (D4<sub>N,ali</sub>) ein Paritätsbit (P4<sub>N,ali</sub>) gebildet wird,

das Paritätsbit (P4<sub>N,alt</sub>) mit dem vorhergehenden Paritätsbit (P4<sub>neal</sub>) dieses Datenwortes (D4) verglichen 50 wird, das Datenwort (D4<sub>N,alt</sub>) bearbeitet wird,

zu dem bearbeiteten, neuen Datenwort (D4<sub>N,neu</sub>) erneut ein Paritätsbit (P4<sub>N,neu</sub>) gebildet und gespeichert wird, und das neue, bearbeitete Datenwort (D4<sub>N,neu</sub>) nach Auslesen des Datenwortes (D5<sub>N,ah</sub>) aus der nächsthöheren Adresse (5) in diese Adresse geschrieben wird.


2. Verfahren nach Anspruch. 1, dadurch gekennzeichnet, daß die Datenwörter Filterkoeffizienten eines digitalen Filters für N Kanäle sind.


 Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß das digitale Filter ein adaptiertes FIR-Filter ist.

Hierzu 2 Seite(n) Zeichnungen

65

Nummer: Int. Cl.<sup>7</sup>: Offenlegungstag: DE 198 41 470 A1 G 11 C 29/00 13. April 2000





# This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

## **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

<b>☑</b> BLACK BORDERS	
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES	٠
☐ FADED TEXT OR DRAWING	
☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING	
☐ SKEWED/SLANTED IMAGES	
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS	
☐ GRAY SCALE DOCUMENTS	
☐ LINES OR MARKS ON ORIGINAL DOCUMENT	
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY	
OTHER.	

# IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.